FPGAとは
読み: えふぴーじーえー Field-Programmable Gate Array 半導体の用語
FPGAとは、出荷後に回路の構成を書き換えられる半導体。試作や少量生産、通信機器で使われ、AMD (旧Xilinx) とIntel (旧Altera) の2社が大半を占める。
3段で深く知る — 基礎・高級・投資家視点
1行の定義から、体系解説の該当箇所へそのまま降りられる。各段の抜粋は解説本文の冒頭で、続きはリンク先にある。
第III部 設計する
id="sec-3-5arch" style="scroll-margin-top:80px;"> 6.4 人工知能を動かす5つの計算機 — CPU・GPU・TPU・NPU・LPU は何を捨て、何を取ったか 人工知能の計算を担う半導体は、今日おおむね5つの設計に分かれる。中央演算処理装置 (CPU)、画像処理半導体 (GPU)、テンソル処理装置 (TPU)、AI処理装置 (NPU)、言語処理装置 (LPU) である。5つは性能の序列ではなく、柔軟性・並列度・記憶への近さという3つの物差しのどれを優先するかで分かれた設計思想の違いにあたる。汎用性を1段手放すごとに、決まった計算の効率が1段上がる。 図 6-4 — 左から右へ汎用性を手放し、並列度と記憶の近さを取っていく。下段の「2026年の現在地」は本文6.6で提出書類と発表に当たって検証した。 CPUは「次に何をするか」を実行しながら決め…
第III部 設計する ④ 基盤構成 (アーキテクチャ)
ロジック / メモリ / インターコネクト / 電源 — チップ内部のサブシステム設計の選択肢と、それぞれが選ばれる理由。 4.1 ロジック構造の設計思想 CPU = 制御重視 (1 コアあたり 数億トランジスタが制御に費やされる) vs GPU = SIMT で 32 thread を 1 制御で並列駆動 vs ASIC = Systolic Array で命令フェッチ・デコード・分岐予測を全廃。 行列乗算の効率比は CPU : GPU : ASIC ≒ 1 : 30 : 300。 4.2 メモリ階層 — Memory Wall とトレードオフ 設計理由 (Memory Wall): CPU は 1ns で命令実行可能だが、DRAM access は 100ns。 99% の時間を待機で潰すため階層キャッシュが必須。L1 hit rate 95% 確保で初めて性能が出る。 HBM の必然…
関連する用語
出典・注記: Postation 編集部の書き下ろし (2026-09-03)