半導体の製造工程 — 光で写し、削り、積み、平らにする

③ プロセス開発・製造技術

円板の上に回路を刻む工程を、光で写す・削る・積む・混ぜる・平らにするの順に見る。どの工程にも「なぜその方法でなければ届かないか」という物理の理由があり、 装置を作れる会社が世界で数社に絞られる理由もそこにある。

3.1 露光 — 光の波長が、描ける線の細さを決める

レイリーの式: CD = k₁ × λ / NA 描ける線の細さ (CD) は、光の波長 λ を短くするか、開口数 NA を大きくするか、工程側の係数 k₁ を下げるかの3つでしか変わらない。 EUV は波長を14分の1に縮めた。1回の露光で7ナノ相当の線を描けるのはこのためである。

3.2 多重露光 — 分けて描くほど、欠陥が掛け算で増える

1つの層を何回かに分けて露光すると、欠陥は回数の分だけ掛け算で積み上がる。原版 (マスク) の枚数も同時に増えるため、費用は回数とともに跳ね上がる。

3.3 削る・積む — 原子1層ずつの制御が要る理由

世代が進むほど、掘る穴の深さと幅の比 (アスペクト比) が大きくなる。232層の立体メモリーでは高さ10マイクロメートルに対し幅80ナノメートルで、比は125に達する。 まっすぐ垂直に削る技術と、原子1層の精度で積む技術がなければ届かない。 誘電率の高い絶縁膜と金属のゲートを組み合わせる方式 (HKMG) では、酸化ハフニウムの成膜に原子層堆積 (ALD) が要る。45ナノ以降のすべての世代がこれを使う。 素子が小さくなると二酸化ケイ素のゲート絶縁膜は1ナノメートルを切り、電子が膜をすり抜ける電流が急に増える。誘電率25の酸化ハフニウムなら同じ容量を4ナノメートルの厚さで作れるが、その厚さを均一に積む手段が原子層堆積しかない。

3.4 不純物を混ぜる — 原子30個の数え違いが動作を変える

3.5 平らにする (CMP) — 銅の配線に欠かせない工程

3.6 材料 — シリコン一強から、用途で使い分ける時代へ

帯の隙間の広さ (バンドギャップ) と、壊れずに耐えられる電界の強さが、どの材料をどの用途に使うかを決める。 電気自動車の変換器が炭化ケイ素を選ぶのは、同じ耐圧なら厚さが10分の1で済み、通電時の抵抗が100分の1になるためである。損失が減り、航続距離はおよそ1割伸びる。

3.7 「7ナノ」は物理の寸法ではない — 名前と実寸法のずれ

「7ナノ」はもはや物理の寸法ではなく、従来世代と比べた密度に付けた商品名である。実際に作られている最小の寸法は20ナノメートル前後にとどまる。 SMICの7ナノはTSMCの7ナノと同じ密度に届くが、EUVを使えないため歩留まりは30〜50%にとどまる (TSMCは90%超)。

3.8 後工程 — 供給の上限を決めているのは露光装置ではない

ここまでは円板の上に回路を作る前工程を扱ってきた。だが円板は製品ではない。 切り分け、固定し、配線をつなぎ、樹脂で覆って初めて出荷できる。この一連を 後工程 と呼ぶ。 長らく労働集約的な下流工程と見なされてきたが、AI 用演算器の供給制約が実際に発生しているのは、 露光ではなく後工程の先端実装である。演算器と高帯域メモリを1つの土台に載せる工程の容量が世界的に不足し、 前工程に余力があっても出荷できない状態が続いた。

表を縦に読むと、日本勢が前工程よりも後工程で強い位置を占めていることがわかる。 切り分け装置は世界の約8割、封止材料は過半、検査装置と接合材料でも上位にある。 前工程の露光装置では不在に近い日本が、後工程では代替の効かない担い手になっている。 微細化の物差しから外れた領域ほど、日本の持ち分が残っているという構図は、 前節のパワー半導体・光半導体と同じ形をしている。