🔎 半導体 用語辞典 — 「とは」から引く
分かりにくい概念を1行の定義で押さえ、そのまま基礎知識篇 → 高級知識篇 → 投資者視点篇の3段階で 体系解説の該当章へ降りられる索引。姉妹辞典はAI計算資源用語辞典。
Postation の入口
篇チップを押すと、その篇の着地先を持つ語だけに絞り込む。各語の色付きリンクが該当篇の解説へ跳ぶ。
特定の用途に合わせて設計した専用半導体。汎用のGPUより電力あたりの性能が高く、GoogleのTPUや大手クラウドの自社AIチップが該当する。
関連: TPU,NPU,SoC · この語のページ →
薬液と砥粒でウエハー表面を平らに磨く工程。銅配線の多層化に必須で、砥粒にはセリア (酸化セリウム=軽レアアース) 系が使われる。
関連: レアアース · この語のページ →
TSMCの2.5次元実装技術。GPUとHBMをシリコン中間基板の上に並べて高速接続する。AI半導体の生産上限を決めるボトルネックとして知られる。
関連: HBM,後工程 · この語のページ →
設計データを実際に製造でき歩留まりが出る形に作り込む工程 (製造容易化設計)。製造規則との照合 (DRC) や回路図との一致確認 (LVS) と合わせ、テープアウト前の最終関門になる。
関連: EDA,歩留まり · この語のページ →
電荷の有無で情報を記憶する揮発性メモリー。電源を切ると消えるが高速で、計算機の主記憶に使う。Samsung・SK hynix・Micronの3社で市場の大半を占める。
関連: HBM,NAND · この語のページ →
半導体の回路設計を計算機で自動化するソフトウェア群の総称 (電子設計自動化)。数百億個のトランジスタは人手で配置できず、設計・検証・製造適合の全工程がこの道具に依存する。供給はシノプシス・ケイデンス・シーメンスEDAの3社に集中する。
関連: 論理合成,TCAD,DFM · この語のページ →
波長13.5nmの極端紫外線露光。従来光で必要だった多重露光 (コスト爆発) を1回で置き換えるため、7nm以下の量産で事実上必須になった。
関連: リソグラフィ · この語のページ →
チャネルを立体の「ひれ」状に立て、ゲートが3方向から囲むトランジスタ構造。22nm世代から主流になり、漏れ電流を抑えながら微細化を続ける土台になった。
関連: トランジスタ,GAA · この語のページ →
出荷後に回路の構成を書き換えられる半導体。試作や少量生産、通信機器で使われ、AMD (旧Xilinx) とIntel (旧Altera) の2社が大半を占める。
関連: ASIC,論理合成 · この語のページ →
ゲートがチャネルを全周から囲むトランジスタ構造。FinFETの後継として3nm・2nm世代で採用が始まり、薄い板 (ナノシート) を積む形が主流である。
関連: FinFET,プロセスノード · この語のページ →
窒化ガリウム。高速なスイッチングに向く化合物半導体で、急速充電器やAIサーバーの電源で採用が進む。SiCより低い電圧の領域が主戦場。
関連: パワー半導体,SiC · この語のページ →
DRAMを縦に積んで広帯域を稼ぐメモリー。GPUの隣に置かれAIの学習・推論の帯域を支える。市場は2025年約350億ドル→2026年約600億ドルへ拡大。
関連: HBF,KVキャッシュ,CoWoS · この語のページ →
開口数 (NA) を0.33から0.55へ上げた次世代のEUV露光機。より細い線を1回の露光で描け、2nm以降の量産を支える。1台の価格は数百億円に達する。
関連: EUV,マルチパターニング · この語のページ →
米グロックが大規模言語モデルの推論に絞って設計した計算機 (言語処理装置)。外部記憶を計算の経路から外し、重みをすべて基板上の静的記憶 (1個230MB) に置く。実行順はコンパイル時に完全に確定するため、記憶の取りこぼしも実行時の待ちも起きない。代償は1個の記憶の小ささで、700億パラメータのモデルには約576個を並べる。2025年12月に NVIDIA が200億ドルで非独占の技術供与を受け、創業者と中核技術者は NVIDIA へ移った。
関連: TPU,NPU,記憶律速 · この語のページ →
電源を切っても記憶が残る不揮発性メモリー。SSDやスマートフォンの記憶装置に使い、セルを縦に積む3D化で数百層に達している。
関連: DRAM · この語のページ →
端末に組み込んで1桁ワットの電力で推論を行う専用回路 (AI処理装置)。積和演算器の配列に内蔵の静的記憶 (SRAM) を添え、高帯域記憶は持たずに端末の主記憶を共用する。アップルの Neural Engine、インテル・クアルコムの NPU がこの型。Copilot+ PC の「40 TOPS」要件は技術の境目ではなく販売上の線で、実際の速さは内蔵記憶の容量と主記憶の帯域で決まる。
関連: TPU,LPU,記憶律速 · この語のページ →
後工程 (組み立てと検査) を専門に請け負う企業。ASEやAmkorが大手で、先端パッケージの需要拡大で役割が広がっている。
関連: 後工程,先端パッケージ · この語のページ →
炭化ケイ素。シリコンより高い電圧と温度に耐える化合物半導体で、EVのインバーターに採用が広がり、電力の損失を減らして航続距離を延ばす。
関連: パワー半導体,GaN,化合物半導体 · この語のページ →
演算・メモリー・通信などの機能を1つのチップに集積した半導体。スマートフォンの心臓部で、AppleのAシリーズやSnapdragonが代表。
関連: ASIC,トランジスタ · この語のページ →
半導体の製造工程と素子の物理 (不純物の拡散・電子の振る舞い) を計算で再現する道具。回路ではなく工程を設計する点で他のEDAと異なり、新材料・新構造の開発で実験の前に条件を探索する。独立系が主役を張れる数少ない領域。
関連: EDA,ドーピング · この語のページ →
グーグルがニューラルネット専用に設計した計算機 (テンソル処理装置)。積和演算器を格子に並べたシストリックアレイに重みと活性値を両側から流し、途中結果を記憶へ戻さずに次の演算器へ渡す。実行順はコンパイラが事前に全部決める。第7世代 TPU7x は1個あたり高帯域記憶192GB・毎秒7.37TB、9,216個までを1系統で束ねる。2025年10月にアンソロピックが最大100万個を使う契約を結び、外販へ転じた。
関連: シストリックアレイ,HBM,記憶律速 · この語のページ →
チップに垂直の穴を開けて配線を通す技術 (シリコン貫通電極)。チップを縦に積み重ねる構造の基礎で、HBMはこの技術で複数のDRAMを束ねている。
関連: HBM,先端パッケージ · この語のページ →
不純物の原子を加速してシリコンに打ち込み、電気的な性質を作り込む工程。ドーピングの主要な手段で、深さと量を精密に制御する。
関連: ドーピング · この語のページ →
半導体チップを作り込む円盤状のシリコン基板。直径300mmが主流で、1枚から数百〜数千個のチップを切り出す。1枚あたりの良品数が原価を決める。
関連: ダイシング,歩留まり · この語のページ →
不要な膜を削って回路の形を作る工程。原子1層ずつ制御するALD/ALEの世代に入り、日本の装置 (東京エレクトロン等) が強い領域。
関連: ALD,成膜 · この語のページ →
積和演算器を格子状に並べ、データを心臓の拍動のように一定の律動で隣へ送る演算構造。重みを片側、活性値をもう片側から流し込むと、途中の和が隣の演算器へ波のように伝わり、記憶へ書き戻す往復が構造上減る。TPU の中核で、行列の掛け算に限れば GPU より電力あたりの効率が高い。
関連: TPU,HBM · この語のページ →
完成したウエハを1個ずつのチップに切り分ける後工程。刃またはレーザーで切る。積層チップの薄いウエハほど難しく、ディスコが世界首位。
関連: ウエハ,後工程 · この語のページ →
大きな1つのチップを小さな複数のチップに分け、基板の上でつないで1つの製品にする設計手法。歩留まりが上がり、工程の異なる部品を組み合わせられる。
関連: 先端パッケージ,CoWoS · この語のページ →
設計を完了し、製造用のデータをファウンドリーに送る節目。以後の修正は数十億円規模の作り直しになるため、設計工程の最終関門になる。
関連: 論理合成,EDA · この語のページ →
微細化すると消費電力密度が一定に保たれるという法則。2006年頃に崩壊し、以後の設計は電力と熱が最優先の制約になった。
関連: ムーアの法則,電力密度 · この語のページ →
純粋な半導体に微量の不純物を混ぜ、電気の運び手 (電子・正孔) を作る工程。微細化の極限では不純物の配置ゆらぎ自体が性能ばらつきになる。
関連: バンドギャップ · この語のページ →
電気の流れをオンとオフに切り替える半導体の基本素子。1つのチップに数百億個が集積され、スイッチの数と切り替えの速さが計算能力を決める。
関連: FinFET,GAA,ムーアの法則 · この語のページ →
接合用の突起 (バンプ) を使わず、銅の配線どうしを直接くっつける積層技術。配線の間隔を桁違いに詰められ、次世代HBMや3D積層の鍵になる。
関連: HBM,TSV · この語のページ →
電力の変換と制御を担う半導体。EVの走行用インバーターや充電器、データセンターの電源に使う。シリコンからSiC・GaNへの置き換えが進む。
関連: SiC,GaN · この語のページ →
電子が動けない禁制帯の幅。この幅が導体・半導体・絶縁体を分ける唯一の指標で、炭化ケイ素など広い材料は高電圧・高温に強い。
関連: 半導体,化合物半導体 · この語のページ →
他社が設計したチップの製造を専門に請け負う企業。台湾TSMCが先端の大半を握り、設計専業 (ファブレス) との分業が業界の基本構造。
関連: ファブレス · この語のページ →
自社の工場を持たず、設計に専念する半導体企業。製造はファウンドリーに委託する。NVIDIA・AMD・Qualcommが代表で、設計と製造の分業を成り立たせる片側。
関連: ファウンドリー,OSAT · この語のページ →
回路パターンを描いた原版。光を通してウエハ上の感光材に形を転写する。EUV向けは反射型で、欠陥ゼロが要求される最も精密な部材のひとつ。
関連: リソグラフィ,フォトレジスト · この語のページ →
光を当てると化学変化する感光性の樹脂。露光で回路の形を写し取る工程の要で、EUV向けの高性能品は日本企業が世界の大半を供給する。
関連: リソグラフィ,EUV · この語のページ →
半導体の微細化世代を表す呼び名 (7nm・3nm・2nm)。かつては配線幅の実寸だったが、現在は世代の名前であり、数字と実際の寸法は一致しない。
関連: ムーアの法則,GAA · この語のページ →
1回の露光では描けない細さを、露光と加工を複数回に分けて実現する手法。工程数と原価が増えるため、1回で描けるEUVを導入する動機になった。
関連: リソグラフィ,EUV · この語のページ →
集積度が約2年で2倍になるという経験則。コスト低減と速度向上の同時成立は崩れ、現在は「何が成立し何が崩壊したか」を分けて読む必要がある。
関連: Dennard Scaling · この語のページ →
光で回路パターンをウエハーに焼き付ける工程。波長13.5nmのEUV (極端紫外線) が最先端で、露光装置は蘭ASMLがほぼ独占する。
関連: EUV,マルチパターニング · この語のページ →
光を出せる化合物半導体。データセンターの光トランシーバー用レーザーの主材料で、需給ギャップは「DRAMを超えた」とされる。原料インジウムの精錬は中国が約70%。
関連: 光インターコネクト,化合物半導体 · この語のページ →
複数のチップを積層・並置して1つの部品に仕上げる後工程技術の総称 (CoWoS・HBM積層など)。微細化の限界後の性能向上の主戦場で、AI半導体の供給上限を決めている。
関連: CoWoS,HBM,後工程 · この語のページ →
GPU間・ラック間の接続を銅線から光に置き換える技術群 (CPO/NPO/LPO)。帯域と距離の限界を破る一方、InPレーザーの供給が新たなボトルネック。
関連: リン化インジウム,CPO · この語のページ →
ウエハの上に回路を作り込む工程全体。露光・成膜・エッチング・注入を数百回繰り返す。半導体の設備投資の大半はここに向かう。
関連: 後工程,半導体製造装置 · この語のページ →
導体と絶縁体の中間の電気伝導性を持つ物質。外部から通電を制御できるこの中間性が、スイッチ (トランジスタ) の材料に選ばれる理由。
関連: バンドギャップ,トランジスタ · この語のページ →
前工程・後工程の各段を担う装置群。露光はASML、成膜・エッチングはApplied Materials・Lam Research・東京エレクトロンが大手で、設備投資の景気循環を映す。
関連: 前工程,後工程,EUV · この語のページ →
ウエハーを切り出し、積層・配線・封止して製品に仕上げる工程。AI半導体では供給量の上限を露光ではなく後工程 (CoWoS等) が決めている。
関連: CoWoS,HBM · この語のページ →
ウエハの表面に薄い膜を積む工程。CVDは気体の化学反応で膜を作り、ALDは原子1層ずつを精密に積む。構造が立体になるほどALDの比重が増す。
関連: エッチング,ALD · この語のページ →
製造したチップのうち良品の割合。欠陥密度と面積で決まり、大型AIチップほど不利。企業の採算と量産可否を分ける最重要指標。
🧰 ツール・特集の入口
一次データで動く 14 本 — 銘柄の絞り込み・供給網・比較・一次データの台帳・解説・規制レンズ (すべて無料)